



ΠΑΝΕΠΙΣΤΗΜΙΟ
ΔΥΤΙΚΗΣ ΜΑΚΕΔΟΝΙΑΣ
ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ
ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

Θέμα Διπλωματικής Εργασίας

Σχεδιασμός μιας μονάδας πράξεων πραγματικών αριθμών σε FPGA

Design of a floating point unit in FPGA

Επιβλέπων: Δρ. Μηνάς Δασυγένης (mdasyg@ieee.org) – <http://arch.ict.e.uowm.gr>

Μια μονάδα που βρίσκεται μέσα σε όλους τους σύγχρονους επεξεργαστές είναι η μονάδα πράξεων πραγματικών αριθμών (Floating Point Unit, FPU). Η λειτουργία της είναι παρόμοια με την αριθμητική λογική μονάδα των πραγματικών αριθμών (Arithmetical Logical Unit, ALU), αλλά η πολυπλοκότητά της είναι πολύ μεγαλύτερη.

Οι πραγματικοί αριθμοί σύμφωνα με το πρότυπο IEEE 754 αναπαρίστανται με ένα συγκεκριμένο τρόπο στον οποίο τα bit χωρίζονται σε: sign, exponent, mantissa. Οι αριθμητικές λειτουργίες όπως πρόσθεση, αφαίρεση κ.α. δεν είναι μια απλή πρόσθεση αφού θα πρέπει οι αριθμοί να μετατραπούν σε αριθμούς ίδιου εκθέτη και στη συνέχεια να εκτελεστούν οι λειτουργίες. Για αυτό το λόγο μια FPU απαιτεί τις υπομονάδες της ολίσθησης, της άθροισης, της σύγκρισης, του πολλαπλασιασμού και τις διαίρεσης.

Στην διπλωματική αυτή θα χρησιμοποιηθεί η δημοφιλής γλώσσα περιγραφής υλικού VHDL, στην οποία θα περιγραφεί σε μια συνθέσιμη μορφή μια πλήρης FPU διπλής ακρίβειας (double precision FPU), η οποία θα υποστηρίζει διασωληνωμένες λειτουργίες. Η περιγραφή θα γίνει σύνθεση και θα μεταφερθεί στις αναπτυξιακές πλακέτες Spartan-3A που διαθέτει το εργαστήριο προκειμένου να δοκιμαστεί και να βρεθεί η μέγιστη συχνότητα λειτουργίας, εκτίμησης της κατανάλωσης ισχύος και άλλα χαρακτηριστικά που ενδιαφέρουν το σχεδιαστή.

Απαιτήσεις: Αρχιτεκτονική, Ψηφιακή Σχεδίαση

Πλεονεκτήματα: Ο φοιτητής που θα φέρει εις πέρας αυτή την εργασία θα αποκτήσει μια καλή γνώση της αρχιτεκτονικής των σύγχρονων συστημάτων και της ψηφιακής σχεδίασης. Ταυτόχρονα θα αποκτήσει πολύ καλή εμπειρία στη γλώσσα περιγραφής υλικού VHDL.